基于0.18μm工艺的CMOS放大器版图设计开题报告

1. 研究目的与意义

在集成电路的产业链当中，版图设计是一个必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本和功耗等是否符合设计指标的要求，因此，版图设计成为电子系统（或电路）和制造工艺之间的桥梁。

cmos是complementarymetal oxide semiconductor的英文缩写，中文意思是互补金属氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。cmos集成电路是将pmos管和nmos管制作在同一块芯片上，因此具有许多优异的特性，自从1962年问世以来，由于它的静态功耗低、输入阻抗高、单一电源工作、宽的输出电压摆幅、抗干扰能力强、设计灵活、具有高速和高密度的潜力、适合大规模集成等方面的特点，现在已经以绝对优势成为集成电路发展的主流方向。

采用coms技术可以将成对的金属氧化物半导体场效应管（moseft）集成在一块硅片上面。该技术通常用于生产ram和交换应用系统，在计算机领域内常指保存计算机基本启动信息（如日期、时间、启动设置等）的rom芯片。

2. 研究内容和问题

基本内容：了解使用工艺、器件、版图设计规则，有哪些工艺说明文件和校验文件等。同时掌握Cadence软件的使用，包括查看原理图，创建版图并进行编辑、校验，对版图文件进行处理等。了解版图在芯片整个设计流程中的位置、作用，版图需要完成的内容，画好版图的技巧等。

预计解决的难题：运用华大九天EDA软件，设计和仿真基于0.18um工艺的CMOS放大器版图，通过DRC和LVS验证，实现性能仿真

3. 设计方案和技术路线

研究方法：运用华大九天EDA软件，设计和仿真基于0.18um工艺的CMOS放大器版图，验证性能是否达到指标，并提出改进的方案。

技术路线：1.设计方案选择 2.版图设计 3.仿真验证

4. 研究的条件和基础

CMOS工艺的基础知识和相关理论、版图设计规则、和仿真软件Cadence。